

$\Psi^H\Sigma^Y$ - Εργαστήριο Ψηφιακών Συστημάτων

Εαρινό Εξάμηνο

ΜΑΘΗΜΑ: ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ ΚΑΙ ΥΠΟΛΟΓΙΣΤΕΣ Ι (H38Y)

Ιστοσελίδα: <http://www.dslab.ee.duth.gr>

Συμβόλαιο Μαθήματος

Ώρες Φροντιστηρίου: Τετάρτη, 6:00 μ.μ. – 7.00 μ.μ.

Ώρες Εργαστηρίου: Πέμπτη, 3:00 μ.μ. – 6.00 μ.μ.

Αίθουσα Υπολογιστών AY2, ΤΗΜΜΥ, Πανεπιστημιούπολη, Κιμμέρια

Διδάσκων:

Καθηγητής Μ.Π. Μπεκάκος

Γραφείο: Κτήριο Ι, 207-208

Τηλέφωνο: 25410 79579, 79580, 79584

Τηλεομοιοτυπικό: 25410 79579, 79576

Email: mbekakos@ee.duth.gr

Ώρες Γραφείου: Τετ. 2:00 - 4.00 μμ ή με
προγραμματισμένο ραντεβού

Βοηθοί Διδασκαλίας:

Ηρακλής Σπηλιώτης, ΕΤΕΠ

Γραφείο: Αίθουσα Εργαστηρίου $\Psi^H\Sigma^Y$

Κτήριο Εργαστηρίων

Τηλέφωνο: 25410 79953

Email: spiliot@ee.duth.gr

Ώρες Γραφείου: Δευτέρα-Πέμπτη, 10:00 - 1:00 μμ
ή με προγραμματισμένο ραντεβού

Ευαγγελία Δημητριάδου, ΥΔ

Γραφείο: Αίθουσα Εργαστηρίου $\Psi^H\Sigma^Y$

Κτήριο Εργαστηρίων

Email: edimitr@ee.duth.gr

Ώρες Γραφείου: Με προγραμματισμένο ραντεβού

Ευγένιος Καρανικολάου, ΥΔ

Γραφείο: Αίθουσα Εργαστηρίου $\Psi^H\Sigma^Y$

Κτήριο Εργαστηρίων

Email: ekaranik@ee.duth.gr

Ώρες Γραφείου: Με προγραμματισμένο ραντεβού

Στόχος Μαθήματος

Να προσφέρει βασική πρακτική εμπειρία στο σχεδιασμό ψηφιακών λογικών κυκλωμάτων. Οι πειραματικές ασκήσεις αφορούν στο σχεδιασμό και στην υλοποίηση ψηφιακών συστημάτων με τη χρήση ολοκληρωμένων κυκλωμάτων μικρής και μεσαίας κλίμακας ολοκλήρωσης, καθώς και με τη χρήση προγραμματιζόμενων διατάξεων (στο ΠΜΣ). Οι φοιτητές αποκτούν δεξιότητες σχεδιασμού, τόσο με τη χρήση διακριτών στοιχείων, όσο και με τον προγραμματισμό κατάλληλων διατάξεων (CPLD/FPGAs). Εργαλεία σχεδιασμού με χρήση Υπολογιστή (CAD) και η γλώσσα περιγραφής υλικού VHDL χρησιμοποιούνται εκτενώς για το σχεδιασμό, την προσομοίωση και την επαλήθευση της ορθότητας των υπό υλοποίηση κυκλωμάτων.

Αναμενόμενα Αποτελέσματα Μαθήματος

- Ικανότητα σχεδιασμού, προσομοίωσης και υλοποίησης βασικών συνδυαστικών και ακολουθιακών κυκλωμάτων.
- Ικανότητα χρήσης εργαλείων ψηφιακής σχεδίασης για το σχεδιασμό κυκλωμάτων σύμφωνα με συγκεκριμένες προδιαγραφές.
- Ικανότητα ελέγχου και αντιμετώπισης βλαβών σε ψηφιακά λογικά κυκλώματα.
- Ικανότητα ομαδικής εργασίας και αποδοτικής επικοινωνίας με τα υπόλοιπα μέλη της ομάδας.

Προαπαιτούμενα: H14Y (ταυτόχρονη παρακολούθηση επιτρέπεται)

Απαραίτητο Σύγγραμμα

- M. M. Mano, Ψηφιακή Σχεδίαση, 2^η Εκδ. Παπασωτηρίου, Αθήνα 1992
- Μ.Π. Μπεκάκος, Αρχιτεκτονική Υπολογιστών και Τεχνολογία Παράλληλης Επεξεργασίας, Εκδόσεις Α. Σταμούλη, Τ. Ι (1994), ΙΙ (1993), ΙΙΙ (1997)
- Σημειώσεις και φυλλάδια από το διδάσκοντα (*ιστοσελίδα Εργαστηρίου*).

Προτεινόμενη Βιβλιογραφία

- M. M. Mano and C. R. Kime, Logic and Computer Design Fundamentals, 3rd Ed. (International Ed.), Prentice-Hall, 2004. Companion Website <http://www.prenhall.com/mano>
- S Yalamanchili, VHDL Starters Guide, Prentice-Hall, 1998.
- Robert Dueck, Digital Design with CPLD Applications and VHDL, Delmar/Thomson Learning
- Z. Salcic and A. Samalagic, Digital Systems Design and Prototyping Using Field Programmable Logic and Hardware Description Languages, Kluwer, 2000.

Χρήση Υπολογιστή

Θα χρησιμοποιηθεί το περιβάλλον της Altera Max +Plus II ver. 10.2 σε προσωπικό υπολογιστή (με Windows) για τη σχηματική και τη VHDL περιγραφή, καθώς και το περιβάλλον MultiSim για την προσομοιωμένη σχεδίαση ψηφιακών κυκλωμάτων.

Σε κάθε σταθμό εργασίας στο εργαστήριο είναι εγκατεστημένα τα περιβάλλοντα Max +Plus II και MultiSim.

Περιεχόμενο Εργαστηριακών Ασκήσεων

Οι εργαστηριακές ασκήσεις εξετάζουν βασικές ιδιότητες λογικών πυλών και ΔΠς (flip-flops) για τη σχεδίαση αριθμητικών και ακολουθιακών κυκλωμάτων με τη χρήση ολοκληρωμένων μεσαίας κλίμακας ολοκλήρωσης, καθώς και με τη χρήση προγραμματιζόμενων διατάξεων (στο ΠΜΣ). Επίσης, θα ανατίθενται κατ' οίκον προγραμματιστικές ασκήσεις που αφορούν στην ανάπτυξη κώδικα VHDL και στην προσομοίωση ψηφιακών κυκλωμάτων. Οι διάφορες εργαστηριακές ασκήσεις συμπεριλαμβάνουν:

1. Στοιχεία Μνήμης.
2. Μανδαλωτής SR, D, T και JK ΔΠς.
3. Σχεδίαση Μετρητών Ριπής (Ripple Counter).
4. Καταχωρητές και σχεδίαση οικουμενικού καταχωρητή ολίσθησης.
5. Σχεδίαση κυκλικού μετρητή.
6. Σχεδίαση μετρητή BCD.
7. **Τελικό Project:** Περιλαμβάνει τον προγραμματισμό σε VHDL και τη σχεδίαση και προσομοιωμένη υλοποίηση ενός ολοκληρωμένου ψηφιακού συστήματος.

Αναμενόμενη Εργασία από τους Φοιτητές

- Η παρουσία στα εργαστήρια είναι **ΥΠΟΧΡΕΩΤΙΚΗ**.
- Τακτική μελέτη του υλικού που δίνεται.
- Προγραμματισμένες εργαστηριακές ασκήσεις (σε υπολογιστή) κατά τη διάρκεια του εργαστηρίου. Η κατάλληλη προετοιμασία πριν το εργαστήριο είναι **ΑΠΑΡΑΙΤΗΤΗ**.

- Κατ' οίκον εκπόνηση **Τελικού Project** σε MultiSim και VHDL (σε ομάδες 1-3 ατόμων). Θα παραδίδεται με τη μορφή φυλλαδίου και σε ηλεκτρονική μορφή.
- **Προφορική Εξέταση** στο Εργαστήριο ανά ομάδα φοιτητών στο **Τελικό Project**.
- **Τελική ομαδική εργαστηριακή εξέταση** (εφ' όλης της εργαστηριακής ύλης) σε σύνθετη εργασία σχεδίασης και προγραμματισμού σε MultiSim και VHDL, αντίστοιχα.

Φάσεις Εξέτασης

- Φ0. Παρουσίες σε όλες τις Εργαστηριακές Ασκήσεις
- Φ1. Εξέταση Τελικού Project (Pass-Fail)
- Φ2. Τελική Εργαστηριακή Εξέταση (Pass-Fail)
- Φ3. Τελική Θεωρητική Εξέταση (εφ' όλης της ύλης) (100% της Βαθμολογίας)

Για την **συμμετοχή** στη Φάση 3 απαιτούνται:

1. Ολοκλήρωση **όλων** των εργαστηριακών ασκήσεων, του **τελικού project** και της **τελικής Εργαστηριακής Εξέτασης**.

Ο διδάσκων διατηρεί το δικαίωμα μικρών αλλαγών στην πιο πάνω κατανομή της βαθμολογίας. *Επιπλέον, διατηρεί το δικαίωμα οριακής προσαρμογής της βαθμολογίας με βάση τη συμμετοχή στην τάξη.*

ΚΑΘΕ ΦΟΙΤΗΤΗΣ ΣΥΝΕΧΙΖΕΙ ΑΠΟ ΤΗ ΦΑΣΗ ΣΤΗΝ ΟΠΟΙΑ ΕΚΑΝΕ FAIL ΜΕΧΡΙ ΤΗΝ ΟΛΟΚΛΗΡΩΣΗ ΤΗΣ ΕΡΓΑΣΤΗΡΙΑΚΗΣ ΕΞΑΣΚΗΣΗΣ.

Πολιτική - Κανόνες Μαθήματος

- **Βαθμολογία:** Η βαθμολογία στο Εργαστήριο θα είναι **Pass-Fail**.
- **Εκπρόθεσμες Εργασίες:** Το **Τελικό Project** πρέπει να παραδίδεται κατά την ημερομηνία λήξης της προθεσμίας. Παρατάσεις θα πρέπει να διευθετούνται με το διδάσκοντα πριν από τη λήξη της προθεσμίας. Δεν θα παραχωρούνται παρατάσεις στην παράδοση του **Τελικού Project** ή εναλλακτικές εξετάσεις, εκτός και αν η απουσία των φοιτητών είναι αυστηρά δικαιολογημένη. Σε περίπτωση προγραμματισμένης απουσίας, πρέπει να επικοινωνήσετε με το διδάσκοντα πριν την ημερομηνία της απουσίας.

ΣΗΜΕΙΩΣΗ ΓΙΑ ΦΟΙΤΗΤΕΣ ΠΑΡΕΛΘΟΝΤΩΝ ΕΤΩΝ ΚΑΙ ΔΟΑΤΑΠ

1. Όσοι έχουν **επιτυχώς περατώσει** την Εργαστηριακή Εξάσκηση (Φ0,Φ1,Φ2) έχουν δικαίωμα συμμετοχής στη Θεωρητική Εξέταση του Μαθήματος.
2. Οι φοιτητές ΔΟΑΤΑΠ προσέρχονται απευθείας στη Φ3.