1ο Θέμα: Δίνεται ο φυσικός σχεδιασμός συμπληρωματικής λογικής CMOS. Να βρεθεί ποια πύλη υλοποιεί.
Λύση: α) NAND 2 εισόδων, β) NOR 2 εισόδων, γ) NAND 3 εισόδων, δ) NOR 3 εισόδων
Υπόδειξη: Ασκήσεις 7,8,9 από e-class.
2ο Θέμα: Δίνεται κύκλωμα συμπληρωματικής λογικής CMOS και το κρίσιμο σήμα στη πύλη C. Να αναδιαταχθεί το κύκλωμα ώστε να είναι γρηγορότερο χωρίς να αλλάξει η λογική που εκτελεί.
Λύση: Τοποθετούμε τα MOSFET που έχουν στη πύλη το σήμα C όσο πιο κοντά στην έξοδο γίνεται.
Υπόδειξη: Άσκηση 29 από e-class.
3ο Θέμα: Δίνεται αγωγός Al2 με r = 0.06Ω/μm, c = 400aF/μm και μήκος L = 10cm.
α) Να βρεθεί η καθυστέρηση Elmore:
Λύση: τDN = rcL²/2 = 120ns
β) Πως μπορεί να γίνει ο αγωγός ταχύτερος; Δίνεται buffer με tLH = 32ns και tHL = 40ns
Λύση: Τεμαχίζουμε τον αγωγό σε 2 τμήματα των 5cm. Η νέα καθυστέρηση Elmore είναι:
τDN = 2(rcL²/2) = rcL² = 60ns.
Αν συνδέσουμε τα 2 τμήματα με τον buffer και πάρουμε τη χειρότερη περίπτωση (μετάβαση Η->L) το μέγιστο delay που προκύπτει είναι:
100ns < 120ns
Υπόδειξη: Άσκηση 15 από e-class.
4ο Θέμα: Δίνεται συνάρτηση Boole, να υλοποιηθεί το κύκλωμα συμπληρωματικής λογικής CMOS που την εκτελεί.
Λύση: Βρίσκουμε την αντίστροφη, σχεδιάζουμε το PDN από nMOS (AND = MOSFET σε σειρά, OR = MOSFET παράλληλα) και τέλος σχεδιάζουμε το PUN από pMOS συμπληρωματικό ως προς το NMOS.
Υπόδειξη: Ασκήσεις 5,6,26,27,33 και 34 από e-class
5ο Θέμα: Δίνεται κύκλωμα δυναμικής λογικής CMOS. Να βρεθεί ποια συνάρτηση υλοποιεί
Λύση: Βρίσκουμε τη συνάρτηση F από τη συνδεσμολογία των MOSFET που βρίσκονται ανάμεσα στα nMOS και pMOS που έχουν στη πύλη τους το CLK. Στη συνέχεια γράφουμε την έξοδο ως bar(CLK) + F*CLK για να δείξουμε τα δύο στάδια υπολογισμού της δυναμικής λογικής.
Υπόδειξη: σελ. 344-345 βιβλίου
